На правах рекламы:
ISSN 0236-235X (P)
ISSN 2311-2735 (E)

Авторитетность издания

ВАК - К1
RSCI, ядро РИНЦ

Добавить в закладки

Следующий номер на сайте

4
Ожидается:
09 Сентября 2024

В Объединенном институте проблем информатики Национальной академии наук Беларуси создана оригинальная технология проектирования цифровых устройств.

07.05.2019

Современные системы автоматизированного проектирования (САПР) цифровых устройств на базе заказных сверхбольших интегральных схем (СБИС) решают различные задачи на последовательно выполняемых этапах проектирования, начиная от алгоритмического и логического этапов и заканчивая этапом топологического и физического проектирования. На этапе алгоритмического проектирования важной является задача верификации исходных описаний проектов. Исходные описания проектов схем задаются в виде исходных спецификаций на языках VHDL и Verilog. Решающую роль играют начальные этапы, от эффективности выполнения которых зависят сложность (площадь схемы, число транзисторов), быстродействие и энергопотребление логических схем. Именно два последних параметра приобретают все большее значение при проектировании. Получение логической схемы (синтез) по исходному алгоритмическому либо функциональному описанию осуществляется системами синтеза – синтезаторами. Синтезаторы логических схем заменяют каждую конструкцию языка VHDL (либо Verilog) соответствующим функционально-структурным описанием, включающим логические функции и элементы памяти, после чего дальнейшей оптимизации подвергается комбинационная логика, представленная взаимосвязанными логическими выражениями. Такие выражения задают многоуровневые представления систем булевых функций, описывающих функциональные блоки, входящие в состав проекта цифровой схемы, синтезируемой в том или ином базисе логических элементов ASIC (application-specific integrated circuits – заказная СБИС) либо FPGA (field-programmable gate array). Изменение способов реализации логических элементов на транзисторном уровне для субмикронных норм производства кристаллов влечет увеличение размерностей задач синтеза логических схем и требует совершенствования соответствующих алгоритмов и программных средств логической оптимизации. Используемая в промышленных синтезаторах логических схем оптимизация является по сути локальной, то есть оптимизации подвергаются части схемы – кластеры, выделяемые из оптимизируемого функционального описания проекта схемы. Глобальная оптимизация для достаточно больших проектов не выполняется, так как размерности оптимизационных задач огромны и достигают сотен входных и выходных переменных и сотен тысяч промежуточных логических переменных.

Подробное описание дается в статье «Интеграция САПР для синтеза логических схем с использованием глобальной оптимизации», авторы: Бибило П.Н., Романов В.И. (Объединенный институт проблем информатики Национальной академии наук Беларуси, Минск).